ORGANIZIM DHE ARKITEKTURE  KOMPJUTERASH

TEZE PROVIMI, shkurt 2015

Ushtrimi 1

Për dy makina A, B jepen matjet e kryera me një numër te caktuar programesh nga tabela :

Kategoria	Nr Instruksioneve(në milion)	Nr cikleve për instruksion
MAKINA A
ALU	8	1
Load & store	4	3
Branch	2	4
Të tjera	4	3
MAKINA B
ALU	10	1
Load & store	8	2
Branch	2	4
Të tjera	4	3

Frekuenca e procesorit për të dyja makinat është 200 Mhz. Gjeni :

1. CPI, CPU TIME, MIPS për makinën A
2. CPI, CPU TIME, MIPS për makinën B
3. Cfarë konkluzioni japim duke parë CPU time dhe MIPS për të dyja makinat?

Ushtrimi 2

Supozojmë se vlerat e variablave A,B,C,D,E gjenden ne kujtesën qendrore te kompjuterit.
Të paraqitet ekzekutimi i shprehjes A=(D+C) *B + E në :

1. Stack Machine
2. Makinë me akumulator
3. Makinë me 2 adresa

Ushtrimi 3

Jepet kodi ne asembler.

Load R1, #3
Load R2, #1
Loop:
SUB R1,R2
JNZ R1,Loop

Paraqisni ekzekutimin e ketij kodi në një procesor pipeline me 5 faza (F-D-E-M-W) kur :

1. Pipeline ideal (pa hazards)
2. Pipeline që merr parasysh varësinë e të dhënave (data hazards)

Ushtrimi 4 (15 pike)

Supozoni që një procesor 32 bit ka një frekuence clock 1Ghz. Ai komunikon me pjesën tjetër të kompjuterit  me një “CPU-Memory Bus” i tipit sinkron me gjerësi 16 bit me frekuencë 200 Mhz. Gjatësia e fjalës ne kujtëse është 64 bit dhe lexohet ne 50 ns. Gjeni :

1. Sa kohë nevojitet për të lexuar një fjale nga kujtesa?
2. Sa është numri I fjaleve që mund të lexohen në një sekondë?
3. Llogarisni debitin e këtij bus.

Teori 1

Dy procesorë kane ISA te njëjtë, por madhësi te ndryshme te fjalës. Njeri është 32 bit, ndërsa tjetri 64 bit. Për rrjedhoje, gjatësia e instruksioneve te këtyre procesorëve do te ishte (zgjidhni një). Arsyetoni shkurtimisht zgjedhjen tuaj.

1. E njëjtë
2. E ndryshme
3. Variabël ne vartësi te madhësisë se kujtesës qendrore.
4. Variabël ne vartësi te madhësisë se kujtesës kashe.

Teori 2

Jepni dy përparësi të arkitekturave që përdorin regjistra të përdorimi të përgjithshëm (GPR), ndaj  makinave që bazohen në stivë (“stack machine”).

Teori 3

Duke njohur parimet e ndërtimit dhe funksionimit të një kujtese kashé, përpiquni të shpjegoni :

1. Përse rritja e faktorit të shoqërizimit (assocativity) sjell rritjen e vlerës se “hit rate”?
2. Përse rritja e madhësisë së një blloku ose linje në kashé, shpesh mundëson rritjen e vlerës se “hit rate”?
3. Përse rritja e madhësisë së një blloku ose linje në kashé, ndonjëherë zvogëlon performancat e sistemit, edhe pse vlera e “hit rate” rritet?

 

TEZE PROVIMI, qershor 2014

Ushtrimi 1

Supozoni se kujtesa qendrore  dhe regjistri RX kane vlerat, te shprehura ne hexadecimal, si ne figure:

 

Rx: 0030H

Adresa	Vlera
0100H	00H
0101H	02H
0102H	56H
0103H	78H
0104H	00
…	…
0130H	01H
0131H	11H
…	…
0200H	4CH
0201H	7AH
0202H	98H

 

Supozoni se procesori “little endian” regjistrat e tij perfshire dhe Akumulatorin, jane 16 bit dhe adreson kujtesen ne nivel byte (“byte addressable”). Procesori ekzekuton instruksionin

LOAD  0100H.  Kerkohet te gjeni vlerat qe ngarkohen ne regjistrin Akumulator ne vartesi te menyres se adresimit qe perdor instruksioni “LOAD”. Vendosini ato ne tabelen e meposhtme:

 

Menyra e adresimit	Vlera ne akumulator
Immediate
Direkte
Indirekte
Indeksuar

 

Ushtrim 2

Nje kompjuteri jo-pipeline i duhen 120 ns, per te egzekutuar  nje detyre (task) te caktuar. E njejta detyre kryhet edhe ne nje processor pipeline me 8 stade me cikel clocku 15 ns.

Te gjendet:

Sa kohe do te kerkonte ekzekutimi i 100 detyrave te tilla te njepasnjeshme ne procesorin pipeline?

Sa me shpejt do te kryheshin  keto 100 detyra ne procesorin pipeline ne krahasim me ate pipeline?

Sa do te ishte perfitimi maksimal ne shpejtesi (“speedup”) qe mund te arrije nje processor pipeline ne raport me ate jo-pipeline?

 

Ushtrim 3

Në tabelën e mëposhtme jepen të dhëna për procesorin Proc1, për kujtesën qëndrore si dhe për frekuencën e instruksioneve load/store. Kujtesa lexohet nga procesori në 70 ns. Madhësia e bllokut në kashe L1 është një fjalë.

 

Procesori	Miss rate e kashé L1	Hit time e L1	Koha e leximit të k. qëndrore	Frekuenca e inst. load/store
Proc1	8 %	0.66 ns	70 ns	30 %

 

Të llogariten:

1. Supozoni se për të arritur performancë optimale, frekuenca e procesorit duhet të jetë e barabartë me “Hit time” të kujtesës kashé L1. Sa do të ishte frekuenca e clockut e procesorit Proc1?
2. Duke supozuar se CPI ideale=1.0, sa do të ishte vlera reale e CPI ?

 

Ushtrim 4

Supozoni se një kompjuter disponon një kujtesë qëndrore prej 2048 K fjalësh dhe një kujtesë kashé me madhësi 64 K fjalë. Kujtesa kashé është e tipit ”direct mapped cache » me madhësi blloku prej 64 fjalësh. Adresimi i kujteses bëhet me bazë fjalën, e cila eshte 32 bit.

Të gjendet :

1. Sa bitë do të ishte madhësia e zonës “cache tag” dhe « cache index » të adresës ?
2. Paraqisni skematikisht këtë kujtesë kashé.

Shenim :  1 K = 1024 = 2¹⁰

 

Ushtrim 5

Bashkësia e instruksioneve të një procesori përmban instruksionet:

jr $r0                          ; kërce në adresën e specifikuar në regjistrin R0

add $d,$s,$t    ; Rs+Rt -> Rd, ku Rx janë përmbajtjet e regjistrave respektivë

Cila prej këtyre alternativave mendoni se është e vërtetë? Arsyetoni shkurtimisht zgjedhjen tuaj.

A.    Procesori punon mbi një makinë me një adresë.

B.    Procesori punon mbi një makinë me tre adresa.

C.    Procesori punon mbi një makinë me zero adresë..

D.    Nuk mund të përcatohet tipi i makinës prej këtyre instruksioneve

Ushtrim 6

N.q.s. veprimet në stadin ALU (ose ExE) të një pipleine do të shkurtoheshin me 25 %, a do të funksiononte më shpejt kjo pipeline?  Arsyetoni shkurtimisht zgjedhjen tuaj.

1. Po
2. Jo.
3. Varet prej …………………………………

TEZE PROVIMI, shkurt-mars 2014

Ushtrimi 1

Kompjuteri A ka një CPI mesatare per 1.3 dhe një frekuencë “clock” 600 Mhz. Kompjuteri B ka një CPI mesatare 2.5 dhe funksion me frekuencë “clock” 750 Mhz. Në këta kompjutera do te ekzekutojmë një program te caktuar “provim 1.0”. Kur kompilohet në kompjuterin A “provim 1.0” rezulton të ketë 100000 instruksione. Gjeni sa duhet të ketë programi i kompiluar në kompjuterin B në mënyrë që kohëzgjatja e ekzekutimit në të dy kompjuterat të jet  e njëjtë.

Ushtrimi 2

Një arkitekturë ISA e cila ka 8 regjistra të përgjithshëm është e organizuar sipas një arkitekture Load/Store. Bashkësia e instruksioneve duhet të permbajë :

4 Instruksione me 3 adresa
255 Instruksione me 1 adresë
16 Instruksione me 0 adresa

a)     A mund të realizohet ky procesor me instruksione 12 bit te gjatë?

b)    Nëse jo cfarë ndryshimi sugjeroni qe kjo gjë të realizohet.

Ushtrimi 3

Supozojmë se vlerat e variablave A,B,C,D,E gjenden ne kujtesën qendrore te kompjuterit.
Të paraqitet ekzekutimi i shprehjes A=(D – C) * B + E në :

a)     Stack Machine

b)    Makinë me akumulator

c)     Makinë me 2 adresa

Ushtrimi 4 

Sequenca binare më poshte paraqesin numra FP sipas standartit IEEE 754. Cilat numra dhjetore paraqesin ato?

a)     1011 1100 0100 0000 0000 0000 0000 0000

b)    0101 0100 0110 0000 0000 0000 0000 0000

c)     1100 0010 1111 0000 0000 0000 0000 0000

Ushtrimi 5

Ne nje sistem qendror, procesori 64 bit dhe kujtesa qendrore ndajne nje bus te perbashket me gjeresi 64 bit dhe frequence 100 MHZ. Gjatesia e fjales ne kujtese eshte 64 bit dhe lexohet ne 50 ns. Te gjenden :

a)     Sa kohe nevojitet per te lexuar nje fjale nga kujtesa?

b)    Sa eshte numri I fjaleve qe mund te lexohen ne nje sekonde?

c)     Llogarisni debitin e ketij bus.

Teori 1 

Procesori pipeline rezulton të jetë më performant se varianti pa pipeline i tij. Cili nga faktorët e mëposhtëm ndikon për këtë? Arsyetoni shkurtimisht zgjedhjen tuaj.

O   Zvogëlimi i numrit të cikleve të clockut për instruksion?

O   Rritja e frekuencës së clockut ?

O   Shkurtimi i programeve ?

O   Të gjithë faktorët e mësipërm?

O   Asnjë nga faktorët e mësipërm

Teori 2

Çfarë shpreh dhe përse ndodh “overflow”? Në cilën pjesë të njësisë qëndrore krijohet, në çfarë mënyre tregohet dhe si korrektohet ai?

Teori 3

Cilat jane tre llojet e organizimit te kujteses kashe? Si jane te ndertuara ato dhe specifikat e tyre.

TEZE PROVIMI, prill 2013

Zgjidhja e tezes eshte (ketu>click<ketu)

Ushtrimi 1

Plotesoni tabelen me vlerat e llogaritura binare, BCD dhe dhjetore sipas shembullit te dhene (66):

Numri dhjetor	Numri binar (8 bit)	BCD	Komplementi I 2-shit (8 bit)	Komplementi I 2-shit dhjetor
5
24
17
66	01000010	0110  0110	10111110	-66
126

Ushtrimi 2

Jepet shprehja: C=(A+B)xD

Konsideroni qe A, B, C, D jane adresa ne kujtese ku gjenden vlerat respektive te operandave.

Shkruani kodin ne assembler qe llogarit vleren e C-se per rastet  kur kemi te bejme me:

Makine me 0 adrese (stack machine).

Makine me 1 adrese (accumulator machine)

Makine me tre adresa te tipit  Register-Memory. Per shembull: ne instruksion specifikohet qe njera nga operandat gjendet ne kujtese ndersa operand tjeter dhe rezultati  ne regjistra.

Makine me regjistra te pergjithshem e tipit load/store, duke supozuar  se ne nje instruksion manipulimi te dhenash specifikohen  tre operand (tre regjistra nje heresh).

Ushtrim 3

Nje kompjuteri jo-pipeline i duhen 250 ns, per te egzekutuar  nje detyre (task) te caktuar. E njejta detyre kryhet edhe ne nje processor pipeline me 5 stade me cikel clocku 50 ns.

Te gjendet:

Sa kohe do te kerkonte ekzekutimi i 200 detyrave te till ate njepasnjeshme ne procesorin pipeline?

Sa me shpejt do te kryheshin  keto 200 detyra ne procesorin pipeline ne krahasim me ate pipeline?

Sa do te ishte perfitimi maksimal ne shpejtesi (“speedup”) qe mund te arrije nje processor pipeline ne raport me ate jo-pipeline?

 Ushtrim 4

Supozoni se një CPU, që disponon një kujtesë kashé “on chip” të ndarë ndërmjet instruksioneve dhe të dhënave, ka këto parametra :

–          CPI exe = 1.2

–          Programi që ekzektohet ka këtë Instruction mix : 40 % ALU, 25 % load/store, 25 % instruksione kontrolli, 10 % instruksione të ndryshme që nuk kanë akses me kujtesën.

–          Kujtesat kashé të instruksioneve dhe të dhënave sigurojnë këto parametra : Instruction miss rate = 0.8% , data miss rate =5%.

–          Miss penalty është 100 cikle clocku, e njëjtë si për leximin, ashtu edhe për shkrimin në kujtesën qëndrore.

Të gjendet :

Sa do të ishte numri i cikleve për instruksion (CPI) që do të mund të ekzekutonte procesori, i mbështetur prej kujtesës kashé?

Ushtrim 5

Përgjigjuni me “Po/Jo” pohimeve të mëposhtëm që kanë të bëjnë me ndërtimin e kujtesës kashé. Supozoni se parametrat e kashé-së, me përjashtim të atij që ndryshon, mbeten të njëjtë. Shpjegoni shkurtimisht zgjedhjen tuaj.

1. Dyfishimi i madhësisë së linjës do të përgjysmojë numrin e “address tag”?  Po / Jo.
2. Dyfishimi i faktorit të shoqërizimit (“associativity”) do të dyfishojë  numrin e “address tag”?  Po / Jo.
3. Dyfishimi i kapacitetit të një kujtese “direct-mapped”, shoqërohet zakonisht me zvogëlimin “conflict misess”?  Po / Jo.

Ushtrim 6

Si realizohet teknika e ndërprerjeve? Cilat janë etapat sipas të cilave reagon CPU ndaj një ndërprerje me origjinë nga Nën-Sistemi-Periferik.

Ushtrim 7

N.q.s. veprimet në stadin ALU (ose ExE) të një pipleine do të shkurtoheshin me 25 %, a do të funksiononte më shpejt kjo pipeline?  Arsyetoni shkurtimisht zgjedhjen tuaj.

1. Po
2. Jo.
3. Varet prej …………………………………

TEZE PROVIMI, shkurt 2013

Zgjidhja e tezes eshte (ketu>click<ketu)

Ushtrimi 1

Nje procesor load/store  ka nje “pipe-line” me 5 faza secila e gjate nje cikel “clock”. Fazat jane:

IF         Instruction Fetch,

ID         Instruction Decode,

EXE     Instruction Execution,

MEM     Kap te dhenat ne kujtese,

WB       Ruaj rezultatin ne regjister,

Konsiderojme kodin me poshte qe do ekzekutohet ne kete kompjuter.

Load -1, R1                   //R1=-1

Load 5, R2;                   //R2=5

Perserit:

Sub R2, 1, R2               //R2=R2-1

Add R1, R2, R3             //R3=R1+R2

BNN Perserit;                //Kerce nqs rezultati ne R3 negativ;

Add R4, R5, R6;            //R6=R4+R5

Add R6, R4, R7             //R7=R6+R4

a)     Analizoni kodin dhe tregoni sa cikle duhen per ta ekzekutuar kodin nqs e zeme se nuk perdoret pipeline (pra supozojme qe cdo instruksion do 5 faza)

b)    Tregoni numrin e cikleve qe duhen ne rast se perdoret pipe-line duke marre parasysh qe pipe-line “ndalon” ne instruksionet branch derisa te mbarojne. Injoroni varesine e te dhenave.(perdorni tabelen)

c)     Rasti b) duke marre ne konsiderate varesine e te dhenave

d)    Sa eshte permiresimi I pipeline ne rastet b) dhe c) . (speedup)

Ushtrimi 2

Per dy makina A, B jepen matjet e kryera me nje numer te caktuar programesh nga tabela :

Kategoria	Nr Instruksioneve(ne milion)	Nr cikleve per instruksion
MAKINA A
ALU	8	1
Load & store	4	3
Branch	2	4
Te tjera	4	3
MAKINA B
ALU	10	1
Load & store	8	2
Branch	2	4
Te tjera	4	3

Frekuenca e procesorit per te dyja makinat eshte 200 Mhz. Gjeni :

1)     CPI, CPU TIME, MIPS per makinen A

2)     CPI, CPU TIME, MIPS per makinen B

3)     Cfare konkluzioni japim duke pare CPU time dhe MIPS per te dyja makinat?

Ushtrimi 3 

Një procesor, që ka një cikël clocku prej 2 ns, komunikon me një kashé dhe kujtesë qëndrore që sigurojnë këto parametra : miss rate = 15%, hit time = 1 cikël clocku, kujtesa qëndrore lexohet ne 35 cikle clocku.

Të llogariten :

a. Koha mesatare e kapjes së kujtesës (Average Memory Access Time).

b. Në këtë sistem, duke dyfishuar madhësinë e kujtesës kashé, arrihet që miss rate të bëhet = 0.07. Por, ky ndryshim, sjell domosdoshmërish rritjen e kohës “hit time”. Të llogaritet vlera  maksimale e “hit time”, me qëllim që performanca e sistemit, të mos jetë më e ulët se në rastin a.

Ushtrimi 4

Ne nje sistem qendror, procesori 64 bit dhe kujtesa qendrore ndajne nje bus te perbashket me gjeresi 64 bit dhe frequence 100 MHZ. Gjatesia e fjales ne kujtese eshte 64 bit dhe lexohet ne 50 ns. Te gjenden :

a)     Sa kohe nevojitet per te lexuar nje fjale nga kujtesa?

b)    Sa eshte numri I fjaleve qe mund te lexohen ne nje sekonde?

c)     Llogarisni debitin e ketij bus.

Teori 1

Si realizohet teknika e ndërprerjeve? Cilat janë etapat sipas të cilave reagon CPU ndaj një ndërprerje me origjinë nga Nën-Sistemi-Periferik.

Teori 2

Çfarë shpreh dhe përse ndodh “overflow”? Në cilën pjesë të njësisë qëndrore krijohet, në çfarë mënyre tregohet dhe si korrektohet ai?

Teori 3

Cilat jane tre llojet e organizimit te kujteses kashe? Si jane te ndertuara ato dhe specifikat e tyre.

TEZE PROVIMI, shkurt 2013

Zgjidhja e tezes eshte (ketu>click<ketu)

Ushtrim 1

a)    Sa më i shpejtë është një procesor i  ndërtuar me pipeline me 5 stade dhe një cikel ore (clock) 2 ns në krahasim me një  procesor tjetër  që ekzekuton instruksionet brenda një cikli ore  me periode 8 ns ? Supozoni se të dy procesorët ekzekutojnë  të njëjtat instruksione, 1000 gjithsej .

a)    Nëse procesori ka një pipeline me 8 stade dhe të njëjtën frekuencë  cili do ishte rezultati ?

b)    Argumentoni rezultatin duke patur parasysh llogaritjet e mesiperme

Ushtrim 2

Programi  “Forex”  kërkon 2 sekonda që të ekzekutohet në një kompjuter. Programi përbëhet nga 500 milion instruksione, si më poshtë:

-30 %  janë instruksione shumëzimi që kërkjnë 10 cikle clocku.

-40 % instruksione të tjerë aritmetike te tjera që kërkojnë 1 cikël cloku.

-30 % instruksione aksesi në kujtesë që kërkojnë 2 cikle cloku.

Supozoni se procesori është përmirësuar duke bërë që shumëzimi zgjat vetëm 1 cikël clocku.

Gjeni : Sa herë më i shpejtë është procesori i përmirësuar nga ai i mëparshmi?

Ushtrim 3

Kujtesa Cache e një kompjuteri ka një madhësi prej 256 blloqesh. Madhësia e bllokut është e barabartë me 4 fjalë = 16 Byte. Kujtesa kryesore adresohet në nivel Byte-sh nga një bus adresash prej 16 linjash. Gjeni si është formati i një  adresë të kujtesës Cache (Address tag, Cache Index etj) kur kujtesa Cache është e organizuar me :

a)    Adresim të drejtpërdrejtë (Direct  mapped)

b)    2- rrugë shoqëruese (2-way set associative)

c)    Adresim i plotë shoqërues (Full associative)

Sa është madhësia maksimale e kujtesës kryesore  e shprehur në blloqe dhe Byte që mund të adresohet nga kjo arkitekturë ?

Ushtrim 4

Supozoni se procesori lexon kujtesën Cache në 1 cikël ore. Kur kemi ‘cache miss’ procesori kërkon 5 cikle ore që të lexoje informacionin në kujtesën qëndrore.  Sa duhet të ishte vlera e parametrit ‘cache hit rate’ që koha mesatare e aksesit të memories kryesore të ishte AMAT = 2  cikle ?

Teori 1

Trajtoni strukturën  e një kontrollori DMA (Direct Memory Access). Cilat jane etapat qe kalon një transferim DMA?

Teori 2

Cilët janë atributet kryesorë dhe specifikat e procesorëve RISC? (10 pikë)

Teori 3

Çfarë dini për parashikimin dinamik te kërcimeve (Dynamic Branch Prediction)? Si influencojne BHT dhe BTB në zbutjen e efektit të të papriturave te kontrollit  (Control Hazards)?

TEZE PROVIMI, 2012

Zgjidhja e tezës është (klik> këtu <klik)

1. Flisni shkurtimisht mbi ndertimin e nje ALU per numra me presje fikse. Si do te tranformohej kjo njesi per te manipuluar numra me presje notuese?

2. Programi “zeta” kërkon 2 sekonda që të ekzekutohet në një kompjuter. Programi përbëhet nga 500 milion instruksione, si më poshtë:

-30 %  janë instruksione shumëzimi që kërkjnë 10 cikle clocku.

-40 % instruksione të tjerë arithmetike që kërkojnë 1 cikël cloku.

-30 % instruksione aksesi në kujtesë që kërkojnë 2 cikle cloku.

Supozoni se procesori është përmirësuar duke bërë që shumëzimi zgjat vetëm 1 cikël clocku.

Gjeni : Sa më i shpejtë është procesori i përmirësuar nga ai i mëparshmi?

3. Një procesor MIPS, i cili përdor 32 bit për të adresuar kujtesën, shoqërohet nga një kujtesë kashé “direct-mapped” që ka këtë format adrese:

Gjeni :

a. Sa është madhësia e linjës ose bllokut në kashé?

b. Sa është numri i blloqeve ?

c. Cili është raporti ndërmjet numrit total të bitëve që përbëjnë këtë kashé, dhe numrit të bitëve të të dhënave?

Shënim : Kini parasysh se një procesor MIPS e trajton kujtesën të alinjuar në madhësinë e fjalës. Në këtë rast fjala = 4 byte, prandaj 2 bitët LSB të adresës nuk do të përdoren.

4.  Cilet jane parametrat qe shprehin performancat e nje busi dhe çfare perfaqsonje ato? Çfare jane buset sinkrone dhe asinkrone?

5. Supozojmë se në  një procesor, n.q.s. të gjitha kërkesat e tij drejt kujtesës rrezultojnë në “cache hit”, atëherë do të kemi  CPI=1.0. Frekuenca e clockut e procesorit është 200 Mhz. Kujtesa kapet vetëm me instruksione load/store, të cilat përbëjnë 50 % të numrit total të instruksioneve që ekzekutohen. “Miss penalty” është 25 cikle clocku dhe “miss rate” = 2%. 

Të llogaritet :

a. Sa më i ngadaltë do të jetë ky procesor i shoqëruar nga një kashé reale me parametra si më sipër, në krahasim me rastin kur të gjitha kërkesat e instruksioneve për kujtesë rezultonin në “cache hit”?

b. Supozojmë se dyfishojmë frekuencën e clockut të procesorit në 400 Mhz. Duke ruajtur të njëtët parametra të kujtesës dhe frekencës së instruksioneve, sa më shpejt do të funksiononte tani kjo njësi qëndrore krahasuar me rastin a?

6. Cilat janë tre mënyrat e funksionimit të teknikës DMA? Cilat janë specifikat e sejcilës prej tyre?

7. Supozojmë  se në një procesor  pipeline “structural hazards” janë evituar. Pra, faza “fetch” dhe kapja e kujtesës qëndrore (p.sh. me instruksione Load/Store) mund të kryhet në të njëjtin cikël clocku. Për një program të caktuar, kemi këto të dhëna: 

• 35 % e instruksioneve janë “Load”
• 20 % e instruksioneve janë “branch”
  • 70 % e instruksineve “branch” , programi kërcen instruksionin e rradhës (pra, “kërcimi” ndodh).
  • 30 % e instruksioneve, si rezultat i të papriturave të të dhënave (“data hazards“), janë të varur nga paraardhësit.

Duke supozuar se programi është mjaftueshmërisht i gjatë (miliona instruksione që ekzekutohen), të gjenden :

a. Cila është vlera e CPI për këtë program që ekzekuton procesori?

b. Për të përmirsuar performancat e programit që ekzekutohet në këtë “in ordrer pipeline”, ai modifikohet, duke bërë që për instruksionet “branch” arrihet të përcaktohet në se kemi të bejmë me kërcim ose jo që në fazën e dekodimit. Sa do të ishte vlera e CPI në këtë rast?

TEZE PROVIMI, Semestri I – 2011

1. Çfare eshte hierarkia e kujtesave?  Cilat jane arsyet dhe parimet te cilat bejne qe ajo te jete e domosdoshme dhe e efekteshme?  (10 pikë).

2. Llogarisni kohen mesatare te kapjes (Average Memory Access Time) se nje kujtese te perbere nga dy nivele : kujtese kashe dhe kujtese qendrore duke ditur se koha e kapjes (Access Time) se kujtesave eshte respektivisht 10 ns. dhe 60 ns dhe se paramtri “cache hit ratio” eshte 90 %? (5 pikë).

3. Supozoni se nje kompjuter  disponon nje kujtese qendrore prej 16384 K fjalesh dhe nje kujtese kashe me madhesi 128 K fjale. Kujtesa kashe eshte e tipit ”direct mapped cache » me madhesi blloku prej 64 fjalesh. Adresimi i kujteses behet me base fjalen. (1K=1024 fjale) Të gjendet sa bite do te ishte madhesia e zones “cache tag” dhe « cache index » te adreses. (10 pikë).

4. Te paraqiten mikroinstruksionet e ekzekutimit te instruksionit “ADD ADDR”  per keto raste: (10 pikë)

a. Makine me 1 bus, adresim  direkt

b. Makine me 3 bus, adresim te indexuar me regjistrin IX

5. Cilet jane parametrat qe shprehin performancat e nje busi dhe çfare perfaqsonje ato? Çfare jane buset sinkrone dhe asinkrone ? (10 pikë).

6. Supozoni se nje kompjuter, i cili perbehet, nder te tjera, nga nje CPU dhe dy pajisje periferike D1 dhe D2, qe komunikojne me kujtesen qendrore M ndepermjet nje busi sistem te perbashket.

CPU mund te ekzekutoje maksimumi 2×10⁶  instruksione ne sekonde (2MIPS). Mesatarisht nje instruksion ekzekutohet ne 8 cikle clocku, 4 prej te cileve perdorin busin e sistemit.

Nje operacion lexim/shkrimi ne kujtese kerkon 4 cikel clocku. (15 pikë).

Te llogaritet :

a. Shpejtsia maksimale e transferimit te te dhenave (r max.)nga pajisja D1, e cila funksionon sipas teknikes me bllokim, duke ditur se programi qe perdoret per kete qellim perbehet nga 5 instruksione.

b. R max. i pajisjes D2, e cila perdor tekniken DMA transparente.

7. Nje kompjuter perbehet nga tre rregjistra, R1 = 300 , R2 = 1500 dhe R3 = 700. Gjeni se cila eshte vlera ne adresen efektive dhe permbajtja e rregjistrave pas ekzekutimit te instruksioneve te meposhtem: (10 pikë).

a. ADD (R1), R2 

b. SUBTRACT R2, R3 

c. LOAD #100, R1 

d. STORE R2,R3  

8.    Cilat jane ndryshimet thelbesore ndermjet teknikes DMA dhe asaj me nderprerje? (5 pikë).

TEZE PROVIMI, Semestri II – 2010

1. Flisni shkurtimisht mbi ndertimin e nje ALU per numra me presje fikse. Si do te tranformohej kjo njesi per te manipuluar numra me presje notuese? (10 pikë).

2. Nje procesor e ka frekuencen 500 MHz me nje CPI idelae( pa cache miss) prej 1.0 . 30% e instruksioneve jane te tipit LOAD/STORE, me nje Miss Rate prej 5% mbi te dhenat dhe 1% mbi instruksionet, dhe nje Miss penalty te barabarte me 20 cikle clocku. (10 pikë).
a. Cila eshte performanca e ketij procesori, krahasuar me nje makine ideale qe nuk ka cashe miss?
b. Pas nxjerrjes  se rezultateve ne piken a, jepni dhe konkluzionin tuaj.

3. Te paraqiten mikroinstruksionet e ekzekutimit te instruksionit “MOVE ADDR”  per keto raste: (10 pikë).

a. Makine me 1 bus, adresim  direkt

b. Makine me 2 buse, adresim indirekt

5. Supozoni se nje kompjuter  disponon nje kujtese qendrore prej 4096K fjalesh dhe nje kujtese kashe me madhesi 64 K fjale. Kujtesa kashe eshte e tipit ”fully associative cashe” me madhesi blloku prej 32 fjalesh. Adresimi i kujteses behet me base fjalen.  (1K=1024) Gjeni: (10 pikë).

a. Sa eshte numri i krahasuesve hardware te nevojshem ?

b. Sa bite do te ishte madhesia e zones “cache tag” te adreses ?

6. Flisni shkurtimisht mbi parimin e funksionimit te nje sekuencori te mikroprogramuar (Modeli Wilkes). (5 pikë).

7. Nje kompjuter ka tre paisje periferike (D1, D2, D3) me karakteristikat e meposhteme :

“Service time” tregon se per sa kohe ekzekutohet programi qe trajton nderprerjen per secilen paisje. “Interrupt frequency” eshte shpeshtesia me te cilen ndodhin nderprjet dhe «allowable latency” eshte koha maksimale  e lejueshme ndermjet momentit kur ndodh nderprerrja dhe kohes kur fillon te ekzektutohet programi qe trajton nderprerjen. (15 pikë).

Te gjenden:

a. Ne se nje program P kerkon 70 sekonda kohe te ekzekutohet kur nderprejet jane te maskuara (nuk lejohen) sa kohe do ti duhen ketij programi te ekzekutohet kur lejohen nderprerjet vetem prej paisjeve D2 , dhe D3 ?

b. Ne cilen renditje do ti vendosnit ju prioritetet e nderprerjeve  te ketyre paisjeve ?

c. Per cilen paisje ju do te evitonit maskimin e nderprerrjeve dhe pse?

8. Çfare kuptoni me termin paralelizem dhe si mund te realizohet perpunimi paralel i te dhenave? (10 pikë).

TEZE PROVIMI 2010

1. Të paraqiten në formatin 8 bite në formë hekzadecimale numrat: 101 dhe -102. Të kryhet mbledhja dhe zbritja e tyre. Në cilat raste kemi humbje të informacionit? Shpjegoni, si mund të eliminohet kjo humbje.

2. Flisni shkurtimisht mbi ndertimin e nje ALU. Si perdoren regjistrat e saj gjate nje operacioni te  shumëzimit te 2 numrave binarë?

3. Supozojmë se në një sistem qendror, CPU dhe kujtesa qendrore ndajnë një bus të përbashkët me gjerësi 32 bite dhe frekuencë 300 MHZ. Një fjalë e kujtesës me gjatësi 64 bite lexohet në 30 ns. Në këtë sistem, të gjendet sa kohë duhet për të lexuar një fjalë nga kujtesa dhe të llogaritet debiti efektiv. Gjithashtu të gjenden :

a. Nëse kujtesa zgjerohet  p.sh. në 128 bite, atëherë a do të mund të lexohet ajo në 30 ns. dhe sa do të jetë debiti efektiv në këtë rast?

b. Nëse faktori i shfrytëzimit të busit do të ishte 100 % (gjë e cila mund të arrihet duke shtuar kujtesa suplementare), atëherë cili do të ishte debiti efektiv që do të arrihej në këtë rast?

4. Supozoni se nje kompjuter  disponon nje kujtese qendrore prej 1024K fjalesh dhe nje kujtese kashe me madhesi 32 K fjale. Kujtesa kashe eshte e tipit ”direct mapped cache » me madhesi blloku prej 16 fjalesh. Adresimi i kujteses behet me base fjalen.  Gjeni:

Sa bite do te ishte madhesia e zones “cache tag” dhe « cache index » te adreses ?

5. Te paraqiten mikroinstruksionet e ekzekutimit te instruksionit “JUMP ADDR”  per keto raste:

1. Makine me 1 bus, adresim  direkt
2. Makine me 3 bus, adresim te indexuar me regjistrin IX

6. Cfare jane « Pipeline Hazards » dhe perse ekzistojne ato? Sillni nje shembull te eleminimit te efektit te tyre.

7. Cilët janë tre faktorët kryesorë që shaktojnë “cache miss”? ?

8. Nje kontrollor DMA (DMAC)  transferon te dhena drejt kujteses qendrore qe vijne nga nje paisje periferike,  e cila transmeton te dhena me debit 5 Mbit/sekonde. Teknika DMA qe perdoret eshte ajo me vjedhje te ciklit (stealing cycle) ku ne çdo cikel transferohet nje byte. Shpejtesia e funksionimit te CPU-se eshte 30 MIPS dhe CPI=1.

Llogarisni se sa do te ishte  influenca e kontrollorit DMA ne performancen e CPU-se.