archives

Arkiv për

Pipeline…ushtrim no.1

Merrni në konsideratë kodin e mëposhtëm : Loop:                 LOAD R1, 0(R2)                  ; ngarko R1 nga adresa 0+R2                 ADI R1,R1,#1                      ; R1=R1+1                 STORE 0(R2),R1                 ; ruaj R1 ne adresen 0+R2                 ADI R2,R2,#4                      ;R2=R2+4                 SUB R4,R3,R2                     ; R4=R3-R2                 JNZ R4,Loop                       ; Jump to Loop if R4=0 Supozoni se vlera fillestare e … Vazhdoni leximin

Ushtrim…komunikimi CPU-kujtesë në buse sinkron dhe asinkron

Një bus i tipit sinkron ka një cikël clocku 50 ns. dhe çdo transmetim në bus kryhet natyrisht brenda një cikli clocku. Në një bus tjetër të tipit asinkron procedura “handshake” kërkon 40 ns. Një fjalë të dhënash në kujtesën qëndrore lexohet për 200 ns. Gjerësia e busit, në të dy rastet, është 32 bitë. Të gjenden: 1. Shpejtësia e … Vazhdoni leximin

Ushtrim…llogaritje në një bus

Supozojme se ne nje sistem qendror, CPU dhe kujtesa qendrore ndajne nje bus sinkron te perbashket me gjeresi 32 bite dhe frekuence 100 MHZ. Nje fjale e kujteses me gjatesi 64 bite lexohet ne 50 ns. Ne kete sistem nje lexim nga kujtesa kryhet ne 8 cikle busi ose 80 ns duke bere qe debiti … Vazhdoni leximin

Dallimet RISC-CISC në shifra…

Për të parë nje aspekt sasior të dallimit RISC / CISC, le të marrim një shembull që ka të bëjë me shumëzimin e dy numrave: Të shkruhet procedura që llogarit produktin P=10 * 5 në një kompjuter me procesor CISC dhe pastaj në një RISC. CISC mov  ax,10 mov bx, 5 mul bx,ax RISC mov ax,0 mov … Vazhdoni leximin

Regjistroni adresën tuaj e-mail për të marrë artikujt e rinj nëpërmjet mesazheve ...

Kategori

Intel CPU Architectures

Procesore Apple Ax

Apple A12 Bionic