archives

CISC

Kjo etiketë i është përshoqëruar 4 postimeve

Busi Intel QPI (QuickPath Interconnect)

Prej vitit 2008,  me  mikroarkitekturën “Nehalem”, Intel hoqi dorë përfundimisht nga busi FSB, bus i tipit “shared”, duke kaluar ne një model të ri busi, i tipit “point-to-point”, që është busi QuickPath Inetrconnect, shkurt QPI. Ky bus përdoret edhe në mikroarkitekturat më të reja si Sandy Bridge dhe Ivy Bridge. Me mikroarkitekturën “Nehalem”, fillimisht, kontrollori … Vazhdoni leximin

CISC vs. RISC – historia dhe e ardhmja sipas njërit prej pionerëve të RISC

Profesor David Patterson është një nga pionierët e procesorëve RISC. Në vitet 1981-1982 së bashku me një ekip të “University of California, Berkeley”  ai krijoi procesorin e parë RISC I. Edhe emërtimet RISC/CISC i atribuohen D.Patterson-it. Këtu është një kopje e artikullit të D.Patterson dhe C.Séquin ku ata trajtojnë procesorët RISC I dhe II. David … Vazhdoni leximin

Dallimet RISC-CISC në shifra…

Për të parë nje aspekt sasior të dallimit RISC / CISC, le të marrim një shembull që ka të bëjë me shumëzimin e dy numrave: Të shkruhet procedura që llogarit produktin P=10 * 5 në një kompjuter me procesor CISC dhe pastaj në një RISC. CISC mov  ax,10 mov bx, 5 mul bx,ax RISC mov ax,0 mov … Vazhdoni leximin

Dallimet RISC – CISC në formë të përmbledhur…

CISC (Complex Instruction Set Computer) dhe RISC (Reduced Instruction Set Computer) duhen konsideruar si dy filozofi apo strategji të ndryshme në konceptimin e ISA (Instruction Set Architecture). Ashtu si çdo strategji, edhe CISC/RISC, përpunohen duke marrë në konsideratë tërësinë e teknologjive ekzistuese, të cilat kanë kufizimet e tyre, që ndryshojnë me kohën.  Prandaj,  duhen trajtuar në … Vazhdoni leximin

Regjistroni adresën tuaj e-mail për të marrë artikujt e rinj nëpërmjet mesazheve ...

Kategori

Intel CPU Architectures

Procesore Apple Ax

Apple A12 Bionic